electronique-news.com
03
'26
Written on Modified on
Sécurité Post-Quantique : SEALSQ et IC’Alps redéfinissent la confiance matérielle à Embedded World 2026
À l'approche de l'ère de l'informatique quantique, SEALSQ dévoile ses puces TPM et microcontrôleurs RISC-V natifs PQC pour sécuriser les infrastructures critiques.
www.sealsq.com
L'émergence de l'informatique quantique menace de rendre obsolètes les algorithmes de chiffrement actuels. Pour anticiper ce risque, SEALSQ Corp présentera lors du salon Embedded World 2026 (Hall 5, Stand 178) ses dernières avancées en cryptographie post-quantique (PQC). En collaboration avec Lattice Semiconductor et sa filiale IC’Alps, la société propose une architecture unifiée capable de protéger les systèmes embarqués, des dispositifs médicaux aux infrastructures énergétiques, contre les futures cyberattaques quantiques.
Innovations Matérielles et Cryptographie Native
La stratégie de SEALSQ repose sur l'intégration de la sécurité directement au niveau du silicium, garantissant une racine de confiance (Root of Trust) inviolable dès la fabrication :
- QVault TPM : Une puce de sécurité conforme aux standards du Trusted Computing Group (TCG). Elle assure le stockage sécurisé des clés, le démarrage vérifié (Secure Boot) et l'intégrité continue des plateformes industrielles.
- QS7001 (RISC-V) : Un microcontrôleur basé sur l'architecture ouverte RISC-V, intégrant nativement les algorithmes PQC sélectionnés par le NIST. Il est optimisé pour les unités de contrôle (ECU) automobiles et la robotique.
- Architecture TPM-FPGA : Développée avec Lattice Semiconductor, cette solution démontre comment une sécurité résistante au quantique peut être injectée dans des circuits reprogrammables complexes.
Design ASIC sur mesure avec IC’Alps
La filiale IC’Alps complète cette offre en proposant des services de conception de circuits intégrés spécifiques (ASIC) et de System-on-Chip (SoC) personnalisés. Cette expertise permet aux industriels de miniaturiser leurs solutions tout en maximisant la performance et la protection de la propriété intellectuelle :
La filiale IC’Alps complète cette offre en proposant des services de conception de circuits intégrés spécifiques (ASIC) et de System-on-Chip (SoC) personnalisés. Cette expertise permet aux industriels de miniaturiser leurs solutions tout en maximisant la performance et la protection de la propriété intellectuelle :
- Co-design et Spécification : Accompagnement de l'architecture jusqu'à la production avec des fonderies leaders (TSMC, Intel Foundry, GlobalFoundries).
- Sécurité Renforcée : Intégration d'IPs cryptographiques durcies et préparation aux normes PQC pour des domaines sensibles comme les implants médicaux ou l'e-mobilité.
- Gestion du Cycle de Vie : Services PKI pour la personnalisation "zero-touch" et la mise à jour sécurisée des flottes de dispositifs IoT à grande échelle (compatible AWS, Azure, Matter).
Performance et Précision : Le symbole de la Formule 1
Pour illustrer cette quête de précision, SEALSQ place sa participation sous le signe de son partenariat avec l’équipe BWT Alpine Formula One Team. Ce rapprochement symbolise l'exigence de performance ultime requise tant sur les circuits de F1 que dans le domaine des semi-conducteurs sécurisés.
Les visiteurs d'Embedded World pourront assister à des démonstrations live du design de référence post-quantique sur le stand de Lattice (Hall 4, Booth 528) et explorer l'écosystème complet de SEALSQ du 10 au 12 mars 2026 à Nuremberg.
www.sealsq.com
Pour illustrer cette quête de précision, SEALSQ place sa participation sous le signe de son partenariat avec l’équipe BWT Alpine Formula One Team. Ce rapprochement symbolise l'exigence de performance ultime requise tant sur les circuits de F1 que dans le domaine des semi-conducteurs sécurisés.
Les visiteurs d'Embedded World pourront assister à des démonstrations live du design de référence post-quantique sur le stand de Lattice (Hall 4, Booth 528) et explorer l'écosystème complet de SEALSQ du 10 au 12 mars 2026 à Nuremberg.
www.sealsq.com
