electronique-news.com
13
'26
Written on Modified on
La technologie de mémoire flash 3D QLC gagne en rapidité et en densté
La mémoire flash 3D à 332 couches proposée par Kioxia et Sandisk présente une densité de 37 Gb/mm² et offre une interface de 4,8 Gb/s.
europe.kioxia.com
Kioxia et Sandisk ont dévoilé leur technologie de mémoire flash 3D QLC (Quad-Level Cell) de 10ᵉ génération. Grâce à une architecture à 332 couches et à une conception optimisée de l’agencement des cellules, cette solution offre une augmentation de la densité de bits pouvant atteindre 60 % par rapport à la technologie de 8ᵉ génération. Avec une densité dépassant 37 Gb/mm², elle établit, selon les partenaires, un nouveau record dans le secteur du stockage en matière de capacité, de performances et d’efficacité énergétique.
Innovations architecturales et bande passante record
S'appuyant sur la technologie CBA (CMOS directement connecté à la matrice) — qui assemble la logique CMOS et la matrice mémoire fabriquées sur des wafers distincts avec un alignement de haute précision — cette nouvelle génération est, selon ses concepteurs, la première mémoire flash 3D QLC du secteur à atteindre une interface de 4,8 Gb/s, rendue possible par le standard Toggle DDR6.0 et le protocole Separate Command Address (SCA). En outre, la technologie Power-Isolated Low-Tapped Termination (PI-LTT) optimise l'efficacité énergétique du transfert des données en sortie d'E/S. Selon Axel Störmann, vice-président et CTO de Kioxia Europe, et Alper Ilkbahar, CTO de Sandisk, ces avancées de densité et de bande passante sont essentielles pour répondre à la croissance sans précédent des charges de travail liées aux centres de données hyperscale, à l'IA générative et aux systèmes agentiques et physiques.
Contexte additionnel
Cette section fournit un contexte technologique et de marché qui n'est pas explicitement détaillé dans le communiqué original.
L'augmentation continue du nombre de couches dans la mémoire NAND 3D est la méthode privilégiée pour accroître massivement la capacité de stockage sans agrandir l'empreinte physique de la puce. La technologie QLC permet de stocker quatre bits de données par cellule, offrant un coût par gigaoctet compétitif. L'architecture CBA représente une avancée en matière de fabrication : en produisant le circuit logique et les cellules de mémoire sur deux tranches de silicium séparées avant de les lier, les fabricants peuvent utiliser les procédés de gravure les plus adaptés pour chaque partie de la puce. Cela permet de briser les goulots d'étranglement thermiques et d'atteindre les vitesses de lecture/écriture extrêmes indispensables au fonctionnement continu des grands modèles de langage (LLM) dans les fermes de serveurs actuelles.
Publié par Lekshman Ramdas, rédacteur pour Induportals – contenu adapté par l'IA.
www.kioxia.com
Innovations architecturales et bande passante record
S'appuyant sur la technologie CBA (CMOS directement connecté à la matrice) — qui assemble la logique CMOS et la matrice mémoire fabriquées sur des wafers distincts avec un alignement de haute précision — cette nouvelle génération est, selon ses concepteurs, la première mémoire flash 3D QLC du secteur à atteindre une interface de 4,8 Gb/s, rendue possible par le standard Toggle DDR6.0 et le protocole Separate Command Address (SCA). En outre, la technologie Power-Isolated Low-Tapped Termination (PI-LTT) optimise l'efficacité énergétique du transfert des données en sortie d'E/S. Selon Axel Störmann, vice-président et CTO de Kioxia Europe, et Alper Ilkbahar, CTO de Sandisk, ces avancées de densité et de bande passante sont essentielles pour répondre à la croissance sans précédent des charges de travail liées aux centres de données hyperscale, à l'IA générative et aux systèmes agentiques et physiques.
Contexte additionnel
Cette section fournit un contexte technologique et de marché qui n'est pas explicitement détaillé dans le communiqué original.
L'augmentation continue du nombre de couches dans la mémoire NAND 3D est la méthode privilégiée pour accroître massivement la capacité de stockage sans agrandir l'empreinte physique de la puce. La technologie QLC permet de stocker quatre bits de données par cellule, offrant un coût par gigaoctet compétitif. L'architecture CBA représente une avancée en matière de fabrication : en produisant le circuit logique et les cellules de mémoire sur deux tranches de silicium séparées avant de les lier, les fabricants peuvent utiliser les procédés de gravure les plus adaptés pour chaque partie de la puce. Cela permet de briser les goulots d'étranglement thermiques et d'atteindre les vitesses de lecture/écriture extrêmes indispensables au fonctionnement continu des grands modèles de langage (LLM) dans les fermes de serveurs actuelles.
Publié par Lekshman Ramdas, rédacteur pour Induportals – contenu adapté par l'IA.
www.kioxia.com
