Cadence optimise sa solution Cadence Verification Suite et son flot complet d’outils digitaux pour faciliter le développement d’appareils mobiles architecturés autour de processeurs Arm Cortex-A78 et Cortex-X1
Cadence Design Systems, Inc. (NASDAQ : CDNS) a élargi sa collaboration de longue date avec Arm en vue de perfectionner le développement d’appareils mobiles architecturés autour de processeurs Arm® Cortex®-A78 et Cortex-X1. Pour favoriser l’adoption des processeurs Cortex-A78 et Cortex-X1, Cadence a fourni un kit d’adoption rapide (RAK) complet basé sur son flot d’outils digitaux afin de permettre à ses clients d’optimiser les valeurs de puissance, de performances et de surface (PPA) tout en contribuant à une meilleur productivité au sens large.
- Cadence fourni le meilleur flot complet d’outils digitaux permettant d’optimiser les valeurs de puissance, de performances et de surface (PPA) des designs architecturés autour de processeurs Arm Cortex-A78 et Cortex-X1.
- La Cadence Verification Suite et ses moteurs permettent aux ingénieurs d’accélérer le processus de vérification des projets architecturés autour de processeurs Arm Cortex-A78 et Cortex-X1.
En outre, la solution Cadence® Verification Suite et ses moteurs ont été optimisés pour la création de conceptions à base de processeurs Cortex-A78 et Cortex-X1, offrant aux ingénieurs une vitesse de vérification accrue.
Pour en savoir plus sur les solutions de Cadence qui utilisent la technologie Arm, visitez le site www.cadence.com/go/armbasedsolcpus.
Un kit d’adoption rapide (RAK) basé sur le flot d’outils numériques complet de Cadence
Le kit d’adoption rapide (RAK — Rapid Adoption Kit) de Cadence a été ajusté avec précision pour fournir des performances et une consommation optimum, il prend en charge les technologies 7 nm et 5 nm. Le kit Cadence RTL-à-GDS entièrement intégré se compose des solutions Genus Synthesis Solution pour la synthèse, Innovus Implementation System pour l’implémentation, Quantus Extraction Solution pour l’extraction, et Tempus Timing Signoff and ECO Solution pour l’analyse temporelle statique (STA – Static Timing Analysis), ainsi que Voltus IC Power Integrity pour l’intégrité de puissance. Les principales caractéristiques de ce flot d’outils digitaux complet sont les suivantes :
• La technologie Cadence iSpatial fédère la solution de synthèse Genus Synthesis et l’implémentation physique avec Innovus pour offrir de meilleures valeurs PPA et accélérer le temps de conception ;
• Les optimisations de consommation (du RTL à la validation final) basée sur des vecteurs d’activité permettent aux concepteurs de réduire la consommation pendant les phases critiques de charge de travail du design ;
• L’exécution simultanée des opérations de clôture final de la STA et de l’analyse de l’intégrité de puissance utilisant le modèle de données unique de Cadence intègre les moteurs d’implémentation, de validation temporelle et de validation des chutes de tension (IR drop), ce qui est indispensable pour la conception dans les technologies avancées de 5 nm et 7 nm.
Pour plus d’informations sur le flot d’outils numérique complet de Cadence, visitez le site www.cadence.com/go/digitalffcpus.
À propos de la Verification Suite de Cadence et de ses moteurs
La puissante association de la Cadence Verification Suite et de ses moteurs a également été ajustée et pour supporter les conceptions architecturées autour des processeurs Arm Cortex-A78 et Cortex-X1 et d’en accélérer la vérification. Cette suite optimisée pour les processeurs Cortex-A78 et Cortex-X1 se compose des plateformes Cadence Xcelium Logic Simulation, Palladium® Z1 Enterprise Emulation et JasperGold® Formal Verification, vManager Planning & Metrics, ainsi que des IP de vérification (VIP) pour la norme d’interface Cadence Arm AMBA (protocoles industriels communs (CIP) CHI-D et ACE inclus) et la bibliothèque Perspec System Verifier d’Arm.
Parmi les technologies clés pour le développement de design à base de processeurs Cortex-A78 et Cortex-X1 figurent l’application de vérification fonctionnelle JasperGold FPV (Formal Property Verification) et l’application de vérification d’équivalence séquentielle SEC (Sequential Equivalence Checking), qui ont été utilisées dans le cadre de vérifications par échelons fixes (lock-step verification) sur plusieurs cœurs pour obtenir des résultats déterministes. En outre, les moteurs dynamiques de la Verification Suite ont été utilisés par des clients communs aux fins de vérification et de développement précoce de logiciels. Pour plus d’informations sur la Cadence Verification Suite, visitez le site www.cadence.com/go/verificationcpus.
www.cadence.com
