La famille de blocs IP GDDR6 est éprouvée sur silicium pour la technologie N6 de TSMC, et immédiatement disponible pour les filières N6 et N7

La famille complète de blocs de propriété intellectuelle GDDR6 convient idéalement aux applications de signalisation à haut débit réalisées dans les technologies de TSMC pour les domaines de l’informatique à très grande échelle, de l’électronique automobile, des communications 5G et de l’électronique grand public.

Cadence Design Systems, Inc. (NASDAQ : CDNS), annonce que l’IP Cadence^® pour mémoires GDDR6 a été éprouvée sur silicium dans la technologie de fabrication N6 de TSMC, et qu’elle est immédiatement disponible dans les filières N6 et N7, ainsi que la prochaine filière N5 de TSMC.

Composée des blocs IP d’interface avec la couche physique (PHY) et des parties contrôle (controller Design IP) et vérification (VIP — Verification IP), l’IP GDDR6 convient tout particulièrement aux applications mémoire à très haut débit, notamment dans les domaines de l’informatique à très grande échelle (hyperscale), de l’électronique automobile, des communications 5G et de l’électronique grand public, ainsi qu’à l’interface mémoire des circuits d’intelligence artificielle et d’apprentissage automatique (IA/ML). En utilisant conjointement les technologies développées par Cadence et TSMC, les clients peuvent concevoir des puces qui se connectent à de la mémoire GDDR6 de manière plus rapide et moyennant un niveau risque peu élevé.

Pour de plus amples informations sur la famille d’IP de Cadence pour mémoires GDDR6, consultez le site www.cadence.com/go/gddr6ippr.

www.cadence.com

  Demander plus d’information…